ASIC y FPGA

Soluciones dedicadas al sector HDL, que cubren desde la fase de análisis de los requisitos hasta la producción.

Trazabilidad de los requisitos

La trazabilidad de los requisitos durante el proceso de desarrollo es fundamental, por lo que es una práctica que adoptan todos los diseñadores de sistemas ASIC y FPGA.

Creación del diseño

Nuestras soluciones asisten a los diseñadores durante la generación y verificación del código para mejorar la productividad.

Reutilización del diseño

Una reutilización eficaz de los diseños ya existentes es fundamental, pues las probabilidades de tener que usar una parte de los mismos en proyectos futuros son altas. Nuestros softwares analizan de manera automática los diseños para localizar posibles errores y optimizar la calidad del código.

Síntesis avanzada de FPGA

Advanced FPGA Synthesis es única en el sector en lo que se refiere a calidad de los resultados.

Prototipado ASIC

Es común el empleo de FPGA durante la fase de prototipado de ASIC por ser un método de verificación eficaz, a la vez que económico. Nuestras herramientas facilitan la transición entre ambas tecnologías, permitiendo el uso de los códigos HDL y los constraints producidos precedentemente.

Diseño y síntesis SystemVerilog

Las soluciones que ofrecemos permiten emplear el lenguaje SystemVerilog,  el AVM (Advanced Verification Methodology) y los ambientes basados en OVM (Open Verification Methodology).

Verificación avanzada de FPGA

Con nuestras herramientas es posible reducir los tiempos de desarrollo de FPGA, a través de las funcionalidades del diseño ya verificadas (Code Coverage), empleando la Assertion-Based Verification, la Open Verification Library (OVL) y modelos de descripción de alto nivel (Transaction Level Modeling).

gestoreASIC y FPGA